ESP32 LP core (Low power core) 사용에 대하여

ESP32 시리즈에 내장된 LP core는 메인 CPU가 휴면 상태일 때도 작은 작업을 수행 가능합니다.  본 내용은 아래 Blog의 내용을 정리한 글이며, 자세한 사항은 Blog의 원문을 참조하기 바랍니다. 

 

블로그 바로가기 ==>

https://developer.espressif.com/blog/2025/04/ulp-lp-core-get-started/?ct=t(EMAIL_CAMPAIGN_6_1_2025_19_40)&mc_cid=06829ef4ae&mc_eid=5f1a4960fc

 

 ESP32 LP‑Core 소개

 

LP‑Core는 ESP32‑C6 등 최신 SoC에 탑재된 *RISC‑V 기반의 ULP 코프로세서*로, ESP32‑C6, C5, P4등에서 지원 합니다. 확장된 메모리 접근, 주변장치 제어, IRQ 지원 및 디버깅 모듈등을 제공하고, 기존 ULP 보다 기능이 풍부하며, 시스템이 슬립 상태에서도 실행 가능합니다. 

 

 3세대 LP-Core (ESP32-C6, ESP32-C5, ESP32-P4): 

• 표준 C 언어를 사용하여 프로그래밍 가능함
• RISC-V 표준에 부합하는 인터럽트 컨트롤러를 가짐
• 시스템 전체가 전원 공급 상태일 때, 칩의 모든 메모리와 주변 장치에 접근 가능함
• 저전력 UART, SPI, JTAG 디버깅 기능 등 추가적인 저전력 주변 장치를 포함함

 

 활용 가이드

1) 메인 CPU 슬립 상태에서도 실행 가능. 매우 낮은 전력으로 센서 모니터링, GPIO/PWM, I2C 통신 등 수행
2) 개발 흐름 : ULP 코드 작성 → 바이너리 생성 → 메인 앱에서 로드 및 실행 → RTC 메모리 공유로 변수 상호작용
3) 디버깅 : LP UART 출력, 공유 변수, 패닉 덤프, GDB/OpenOCD 리모트 디버깅
4) 주요 Application : 배터리 기반 IoT, 센서 폴링/이벤트 트리거, 저전력 상태 유지 및 조건 발생 시 HP 코어 기동

 

 시험 예제

아래는 1초마다 LP core를 Wakeup하는 예제입니다.

Wakeup이 전체 시스템은 20uA를 소비하고, Sleep상태에서는 10uA를 소비한다. (ESP32-C6, IDF5.4)

 

---

ULP LP Core Coprocessor Programming - ESP32-C6 - — ESP-IDF Programming Guide v5.5 documentation

ULP LP Core Coprocessor Programming - ESP32-C6 - — ESP-IDF Programming Guide v5.5 documentation

---

(주) 아이디케이 테크놀러지

ESPRESSIF 한국 공식 대리점

www.idktech.co.kr

문의메일 : INFO@IDKTECH.CO.KR